SRIO从训练成mode_1模式闡发 [复制链接]

若放弃

管理

Rank: 7 Rank: 7 Rank: 7

电梯直达

楼主

发表于 2020-4-8 19:40:30 |只看该作者 |倒序浏览

欢迎来到九江论坛网--江西九江市生活交流社区！请记住我们的网址 www.ganzw.com

文章简介：最近使用A7FPGA与dsp进行通信，通信接口为SRIO，2X模式。实际

最近使用A7 FPGA与dsp进行通信，通信接口为SRIO，2X模式。实际测試发现：SRIO经常会被训练成1X模式与DSP进行通信，概率接近50%，SRIO内部信号gtrx_disperr_or和gtrx_notintable_or频繁拉高，但目前为止不影响数据的传输。同样问題在K7与DSP的4x模式通信时也有出现，单出現概率不超过1%。
那么问题来了，这种情况是否會对数据传输产生影响，亦或者是潜在的影响因素？这种训练成1x模式的情況是否和DSP端的配置有关系？能否避免？